پنج شنبه , ۲۷ تیر ۱۳۹۸
آخرین مطالب
LINK TABLES
خانه | الکترونیک | ترانزیستور FET

ترانزیستور FET

سلام . روزگارتون خوش. امروز در ادامه ی مبحث ترانزیستور ها، مبحث ترانزیستور های FET رو در پیش می گیریم و قصد داریم شمارو با اون ها آشنا کنیم. ترانزیستور های FET بسیار پرکاربرد در صنعت الکترونیک هستند و آشنایی با اون ها لازمه ی تحصیل در رشته ی الکترونیک می باشد. این ترانزیستور ها کاربرد های فراوانی دارند. از برق قدرت گرفته ( درایور ها ، منابع تغذیه سویچینگ و … ) تا مدار های الکترونیکی قدرت پایین و مدار های کنترل و حتی در ای سی های دیجیتالی و … . خاستم بگم که بسیار پر کاربرد هستن و امیدوارم با دقت مطالبو بخونید و لذت ببرید. یا علی:)

ترانزیستور اثر میدان ( FET )

مقدمه

ترانزیستور های معمولی به دلیل ساختار فیزیکی خاصی که دارند ترانزیستور های دو پیوندی یا BJT نامیده می شوند و عناصری هستند که جریان را کنترل می کنند به زبانی دیگر جریان بیس ترانزیستور جریان کلکتور را کنترل می کند. البته در BJT تغییر ولتاژ بیس امیتر نیز می تواند IB را تغییر داده و سرانجام IC کنترل شود. برای برقراری جریان در اتصال کلکتور ، باید جریان بیس به اندازه ای باشد که بتواند به طور کامل بر پتانسیل سد پیوند بیس امیتر غلبه کند و آن را بشکند. وجود جریان ورودی زیاد در ترانزیستور BJT باعث می شود که مقاومت ورودی ترانزیستور های دو پیوندی نسبتا کم باشد به طوری که مقاومت ورودی حتی در آرایش کلکتور مشترک، از چند صد کیلو اهم تجاوز نکند.

بنابراین هنگامی که می خواهیم سیگنال منبعی با فرکانس بالا را تقویت کنیم نمی توانیم ترانزیستور BJT را در طبقه اول تقویت کننده به کار ببریم زیرا مقاومت ورودی کم آن باعث بار گذاری می شود

ترانزیستور اثر میدان پیوندی یا JFET ( Junction Field Effect Transistor )

ساختمان JFET با کانال N

شکل زیر ساختمان این نوع ترانزیستور را نشان می دهد:

۱۴۰

این ترانزیستور از یک کریستال نوع N تشکیل شده است که یک فلز ۳ ظزفیتی مانند ایندیم را به گونه ای نفوذ می دهند که یک ناحیه نوع p با غلظتی بیش از ناحیه n تشکیل شود تا یک پیوند PN بوجود آید. در این حالت ناحیه N را کانال و نیمه هادی نوع P را دروازه یا گیت ( Gate )       می نامند. با اتصال دو سیم به دو طرف لایه N و یک سیم به لایه P یک عنصر سه پایه حاصل می شود که به ترانزیستور با اثر میدان پیوندی معروف است.

در عمل برای این که ترانزیستور مشخصات الکتریکی بهتری داشته باشد ، ناحیه گیت را مانند شکل زیر در اطراف کانال ایجاد می کنند.

۱۴۱

در این ترانزیستور دو کریستال P را از داخل به هم وصل می کنند ، چنانچه ترانزیستوری با دو گیت در دست باشد ، باید به وسیله سیمی این دو پایه را به هم وصل نمود . ممکن است برای سادگی رسم شکل ، دو کریستال P را که به هم متصل است فقط با یک اتصال گیت ، نشان دهند.

علامت اختصاری این نوع ترانزیستور به صورت است :

۱۴۲

ساختمان JFET با کانال P

ساختمان JFET با کانال P شبیه JFET با کانال N است، با این تفاوت که جنس کانال از نوع کریستال P و جنس گیت از کریستال N است. در شکل زیر ساختمان کریستالی و علامت اختصاری JFET با کانال P را مشاهده می کنید:

۱۴۳

رفتار JFET در مدار

برای بررسی رفتار ترانزیستور در مدار ، نخست حالتی را در نظر می گیریم که پایه گیت به پایه سورس اتصال کوتاه شده باشد. در این حالت اثر تغییر VDS را روی کانال بررسی می کنیم.

مطابق شکل زیر اگر پایه های درین سورس نیز اتصال کوتاه شده باشند ، هیچ جریانی از کانال نمی گذرد و نواحی P و N توسط لایه نازک سد که تهی از حامل های جریان است و بلافاصله پس از ایجاد پیوند PN به وجود می آید ، از یکدیگر جدا می شوند.

۱۴۴

حال اگر یک منبع ولتاژ به نام VDD را بین پایه های درین و سورس وصل کنیم ، به طوری که درین نسبت به سورس مثبت باشد ، با افزایش تدریجی ولتاژ ، جریانی که از کانال می گذرد نیز افزایش می یابد. اعمال این ولتاژ بین درین و سورس و عبور جریان از آن ، افت ولتاژی را در مسیر به وجود می آورد و پیوند PN را در گرایش معکوس قرار   می دهد. در این حالت ناحیه تهی شده از حامل های جریان بیشتر در داخل کانال نفوذ می کند. شکل زیر ، ناحیه تهی از بار P و N ( افزایش لایه سد ) در اثر افزایش جریان درین را نشان می دهد.

۱۴۵

گسترش ناحیه تهی از بار در اثر توزیع پتانسیل VDS  از درین تا سورس است. چون گیت در پتانسیل صفر قرار دارد و هم پتانسیل با سورس است، هرقدر در طول کانال به درین نزدیک تر شویم ، اختلاف پتانسیل آن نسبت به گیت بیش تر می شود ، زیرا در طول میله مانند افت ولتاژ در یک مقاومت است. در این شرایز اتصال PN بیشتر به بایاس مخالف میل می کند و لایه تهی از بار گسترده تر می شود. به بیان دیگر توسعه ناحیه تهی از بار ( گسترش ناحیه سد) از سمت درین رشد می کند.

چنانچه VDS را باز هم افزایش دهیم ، ناحیه تهی شده گسترش بیشتری می یابد و سرانجام مطابق شکل زیر به حداکثر گسترش خود می رسد.

۱۴۶

تا زمانی که کانال به حد اکثر گرفتگی نرسیده است ، افزایش VDS  سبب افزایش جریان درین ID می شود. با بسته شدن حداکثری کانال ، دیگر افزایش VDS تغییر محسوسی در جریان درین ایجاد نمی کند و جریان درین ثابت می ماند ، در این حالت می گویند JFET به اشباع رسیده است.

جریان اشباع را IDSS  ( جریان درین سورس اشباع ) می نامند. افزایش بیشتر VDS ، ناحیه تهی از بار در سطح کانال را گسترده تر می کند و مقاومت کانال افزایش می دهد. چون میزان افزایش VDS و افزایش مقاومت کانال ( RDS ) به یک نسبت است، جریان درین همچنان ثابت باقی می ماند. همان طور در شکل زیر مشاهده می کنید ، افزایش VDS بعد از بسته شدن حداکثری کانال ، تاثیری در مقدار ID ندارد و ID در حد مقدار IDSS ثابت باقی مانده است.

۱۴۷

چنان چه مطابق شکل زیر با اعمال یک ولتاژ به دو سر گیت سورس سد PN را در گرایش معکوس قرار دهیم ، هرگونه افزایشی در میزان این ولتاژ ، گسترش سریع تر لایه سد ( ناحیه تهی از حامل های جریان ) در داخل کانال را به همراه داردو موجب افزایش مقاومت کانال و کاهش جریان درین می شود.

۱۴۸

شکل زیر نشان می دهد که با کاهش VGG ، عرض کانال بیشتر می شود و مقاومت کانال را کاهش می دهد. در این شرایط جریان درین بیشتری از مدار می گذرد.

۱۴۹

در این شکل نیز مقدار VGS را افزایش داده ایم. در این حالت، کانال باریک تر می شود و مقاومت کانال را افزایش می دهد. لذا جریان درین ( ID ) کمتری از مدار می گذرد.

۱۵۰

اصطلاحات و تعاریف مهم و متداول

اصطلاحات و تعاریف متداول

اصطلاحات و تعاریف متداول

ولتاژ بحرانی Vr ( Pinch off Voltage )

اگر VGS = 0 باشد ، به مقدار VDS که به بسته شدن حداکثری کانال منجر می شود ، ولتاژ بحرانی ( Vr ) می گویند. در این حالت جریان درین ( ID ) ثابت می ماند. برای یک FET با شماره فنی معین ، Vr مقدار مشخصی است که در برگه اطلاعات آن داده می شود.

جریان درین سورس اشباع IDSS ( IDS Saturation )

در VGS = 0 هنگامی که VDS مقدار Vr و بیشتر از آن برسد، ID ثابت می ماند. این جریان را جریان درین سورس اشباع    می نامند و آن را با         ( IDSS ) نمایش می دهیم. این جریان ، ماکزیمم جریانی است که JFET می تواند از خود عبور دهد.

ولتاژ شکست درین سورس VB ( Break down voltage )

اگر VDS را بیش از اندازه مجاز افزایش دهیم ، در محل اتصال PN بایاس مخالف ، پدیده شکست بهمنی رخ می دهد و جریان درین به سرعت افزایش می یابد. در این شرایط معمولا JFET آسیب می بیند. ولتاژ شکست در JFET های معمولی حدود ۲۰ تا ۳۰ ولت است.

ولتاژ قطع گیت سورس ( VGS off )

هر قدر VGS منفی تر شود ، ID کاهش می یابد ، مقدار VGS که بتواند ID را تقریبا به صفر برساند ، ولتاژ قطع گیت سورس ( VGS off ) نام دارد.

نکته : معمولا مقدار عددی ولتاژ قطع گیت سورس با مقدار عددی ولتاژ Vr برابر است. علامت های این دو با هم تفاوت دارد. چون ولتاژ گیت سورس قطع ولتاژی منفی است.

قطع شدن ID معمولا در اثر عریض شدن ناحیه تهی از بار ( لایه سد) رخ می دهد. شکل زیر JFET را در حالت قطع (cut off) نشان می دهد.

۱۵۱

منحنی مشخصه JFET

برای این که بتوانیم هر قطعه ی الکترونیکی را تحلیل و بررسی کنیم باید منحنی مشخصه های را در مورد  آن بدانیم. این منحنی مشخصه ها را رابطه ی بین ولتاژ و جریان پایه ها را بررسی می کنند.

در ترانزیستور JFET تغییرات جریان درین وابسته به تغییرات دو عامل است که یکی VDS و دیگری VGS می باشد. برای مشخص کردن میزان این وابستگی ها باید در هر مرحله یکی از این متغیر ها را ثابت نگه داریم و دیگری را تغییر دهیم و مجهول را بررسی کنیم.

مدار زیر برای رسم منحنی مشخصه های JFET می باشد:

۱۵۲

 

منحنی مشخصه ی خروجی JFET

برای رسم منحنی مشخصه ی خروجی این ترانزیستور باید اثر تغییرات ولتاژ VDS را بر جریان IS به ازای ولتاژ های مختلف VGS بررسی کنیم.

برای این کار می توانیم در هر مرحله ولتاژ VGS را رو ی یک مقدار مشخص تنطیم کنیم و سپس با تغییر VDS از صفر تا حداکثر جریان IS را بررسی کنیم.

این منحنی مشخصه به صورت زیر می باشد :

۱۵۳

نواحی کار منحنی مشخصه ی خروجی

در این قسمت نواحی مختلف ای ترانزیستور و حالت های کاری که ترانزیستور می تواند روی آن قرار بگیرد را بررسی می کنیم:

ناحیه قطع ( Cut off Region )

ناحیه قطع ناحیه ای است که در آن ولتاژ VGS برابر با VGS off  می باشد. در این حالت کانال داخل ترانزیستور بسته می شود و جریان ID برابر با صفر است و با تغییرات VDS این مقدار جریان تغییر نمی کند.

در این حالت ترانزیستور به صورت یک کلید قطع عمل می کند.

ناحیه اهمی ( Ohmic Region )

این بخش ناحیه ای از منحنی مشخصه خروجی بخش است که در آن تغییرات جریان ID نسبت به VDS  خطی است. در این ناحیه ترانزیستور مانند یک مقاومت اهمی تابع ولتاژ عمل می کند که مقدار آن با ولتاژ گیت سورس کنترل می شود.

۱۵۴

ناحیه اشباع یا فعال ( Active Region )

در ناحیه ای که در آن VDS > Vr می باشد ناحیه اشباع یا فعال می گویند. در این ناحیه تغییرات VDS اثری بر مقدار ID ندارد و جریان درین تقریبا ثابت است.

شکل زیر محدوده این ناحیه را بر روی منحنی مشخصه ی خروجی نشان می دهد :

۱۵۵

برای آن که ترانزیستور از ناحیه اهمی وارد ناحیه اشباع (فعال) شود باید مقدار ولتاژ درین سورس از مقدار معینی که ولتاژ درین سورس گذر ( Transition Voltage )       ( VDstr ) نامیده می شود ، بیشتر باشد یعنی VDS > VDS(Tr) .

ولتاژ درین سورس گذر از رابطه :

۱۵۶
در ناحیه اشباع ، مقدار جریان ID را می توان از رابطه زیر بدست آورد :

۱۵۷

 

منحنی مشخصه ی انتقالی JFET

در منحنی مشخصه ی انتقالی ، تغییرات VGS را بر ID بررسی می کنیم. مقدار VGS می تواند از صفر ولت تا مقدار VGS off  تغییر کند. این تغییرات ولتاژ ، جریان درین را از ID = 0 تا IDSS کنترل می کند. به همین دلیل نسبت بین دو کمیت ID برحسب تغییرات VGS در شرایطی که VDS ثابت است را منحنی مشخصه انتقالی می گویند. در شکل زیر منحنی مشخصه ی انتقالی برای یک نوع JFET با کانال N رسم شده است :

۱۵۸

کاربرد های ترانزیستور اثر میدان

کاربرد های ترانزیستور اثر میدان

موارد کاربرد های ترانزیستور های اثر میدان
۱- استفاده از FET در ساختن منابع جریان :

اگر یک FET مطابق شکل زیر تغذیه شود ، در صورتی که VDS  آن بیشتر از Vr باشد ، جریان ثابت ID را ایجاد می کند. در این مدار ، افت ولتاژ دوسر مقاومت RS اختلاف پتانسیل گیت سورس را تامین می کند. با تغییر RS می توان مقدار ID ( جریان منبع جریان ) را به میزان دلخواه کنترل کرد.

۱۵۹

در این مدار VGS برابر با VGS = – IDRS  و VDD از رابطه زیر بدست می آید :

VDS = VDD – ID (RS + RL)

از این نوع منبع جریان می توان برای شارژ باتری های کوچک و یا در مدارات الکترونیکی که به یک جریان ثابت نیاز است استفاده کرد.

 

۲- استفاده از FET به عنوان مقاومت متغیر

می دانیم که اگر FET را طوری تغذیه کنیم که VDS آن از حدود چند دهم ولت تجاوز نکند ، مانند یک مقاومت اهمی عمل کرده و مقدار این مقاومت را می توان با تغییر VGS تغییر داد. مقدار مقاومت اهمی FET از رابطه زیر بدست می آید :

۱۶۰

 

۱۶۱

 

 

 

 

 

 

 

 

 

 

 

اگر در این معادله VGS و VP برحسب ولت و IDSS بر حسب میلی آمپر باشد، مقدار rDS بر حسب کیلو اهم بدست          می آید.

از بخش خطی ناحیه اهمی FET می توانیم به عنوان یک مقاومت کنترل شده با ولتاژ استفاده کنیم.در مدار شکل زیر از FET برای تضعیف دامنه سیگنال ورودی (Vi ) استفاده شده است. در این مدار ، مقاومت درین سورس با مقاومت ۲ کیلو اهمی سریمی شود و یه صورت یک تقسیم کننده ولتاژ عمل می کند. ولتاژ خروجی مدار با استفاده از تقسیم ولتاژ بین RS و مقاومت درین سورس برابر است با :

۱۶۲

۱۶۳

 

ترانزیستور اثر میدان با گیت عایق شده یا IGFET ( Insulated Gate FET )

این ترانزیستور ها دارای گیت عایق شده می باشند. در این ترانزیستور ها گیت با لایه اکسید سیلیکون از کانال جدا        می شود و هیچ جریانی از گیت نمی گذرد. لذا مقاومت ورودی آن فوق العاده افزایش می یابد. این ترانزیستور را بیشتر به نام MOSFET می شناسند. MOSFET مخفف Metal Oxide Semiconductor FET می باشد.

انواع ترانزیستور های MOSFET

ترانزیستور های MOSFET به دو صورت ساخته می شوند.

۱- ترانزیستور های MOSFET با کانال تهی شونده ( DMOSFET )
۲- ترانزیستور های MOSFET با کانال تشکیل شونده یا بهبود یافته (EMOSFET)

۱۶۴

 

ترانزیستور MOSFET با کانال تهی شونده

 

ترانزیستور MOSFET با کانال تهی شونده نوع N

این نوع ترانزیستور از یک قطعه نیمه هادی پایه نوع P با ناخالصی کم تشکیل شده است. درون این قطعه، دو ناحیه نوع N با ناخالصی زیاد ایجاد می کنند. این نواحی را بوسیله یک کانال نوع N با ناخالصی کم به یک دیگر وصل می کنند. از طرفین کانال ، کنتاکت های درین – سورس خارج می شوند. گیت این ترانزیستور را یک صفحه فلزی تشکیل می دهد که توسط لایه نازکی از دی اکسید سیلیکون از کانال کاملا جدا شده است.

در شکل زیر ساختمان این نوع MOSFET رسم شده است. این نوع MOSFET را از این به بعد DMOSFET می نامیم.

۱۶۵

اتصال ولتاژ به پایه های DMOSFET

هرگاه مطابق شکل به پایه درین سورس ولتاژی اتصال دهیم ، این ولتاژ به برقراری جریان در داخل کانال منجر می شود. هر قدر VDS افزایش یابد ، جریان درین نیز افزایش می یابد تا سرانجام به یک مقدار ثابت می رسد. از آن پس ، افزایش VDS در مقدار جریان تاثیر محسوسی ندارد. این رفتار ناشی از آن است که افزایش VDS به گسترش ناحیه تهی در داخل کانال منجر می شود و گرفتگی کانال به حداکثر می رسد.

۱۶۶

برقراری یک ولتاژ منفی بین گیت سورس مانند شکل زیر موجب می شود که در داخل کانال یک ناحیه تهی از حامل های جریان بوجود آید. در این حالت الکترون ها از کانال رانده می شود و به جای آن ها یون های مثبت باقی می مانند. به این ترتیب هدایت در کانال کاهش می یابد و جریان درین ID کم می شود.

۱۶۷

هر چه مقدار این ولتاژ منفی بیشتر شود ، جریان درین کم تر می شود تا این که در VGS off کانال به طور کامل از بار آزاد تهی شده و جریان ID خیلی کم تر و نزدیک به صفر است.

همان طور که مشاهده می شود در DMOSFET با کانال N نیز مانند JFET با کانال N ، تغییر ولتاژ گیت سورس در محدوده صفر تا VGS off  روی جریان درین در محدوده مقدار ماکزیمم IDSS تا صفر اثر دارد. در DMOSFET ها می توان مانند شکل به گیت سورس ولتاژ مثبت نیز اتصال داد.

۱۶۸

ساختمان DMOSFET با کانال تهی شونده نوع P

ساختمان DMOSFET با کانال P تهی شونده ، شبیه نوع کانال N است. مطابق شکل بلور پایه از کریستال نوع N و کانال از نوع P است.

۱۶۹

عملکرد هردو DMOSFET کانال N و P شبیه به هم است و فقط قطب باتری هایی که به DMOSFET با کانال P وصل       می شود برعکس DMOSFET با کانال N است.

علامت اختصاری DMOSFET

علامت اختصاری هر دو نوع DMOSFET در شکل زیر نشان داده شده است. بلور پایه به وسیله پیکانی مشخص می شود. بلور پایه معمولا ( نه همیشه ) از داخل به سورس اتصال دارد.

۱۷۰

منحنی های  مشخصه DMOSFET

با توجه به توضیحات داده شده ، می توان در DMOSFET ، به گیت سورس ولتاژ مثبت یا منفی داد. اتصال ولتاژ منفی متداول است. شکل زیر خانواده منحنی های مشخصه VDS – ID را برای ولتاژ های گیت سورس مختلف نشان می دهد. با منفی تر شدن ولتاز گیت سورس ، ID کاهش یافته است.

۱۷۱
در شکل زیر منحنی مشخصه ی انتقالی را مشاهده می کنید :

۱۷۲

ترانزیستور MOSFET با کانال تشکیل شونده

در این نوع ترانزیستور بر خلاف ترانزیستور با کانال تهی شونده ، کانال را در هنگام ساخت ایجاد نمی کنند. لذا تا وقتی که گیت ترانزیستور بایاس نشود ، ترانزیستور خاموش می ماند. به علت مقاومت خیلی زیاد بلور پایه که درین سورس را از یکدیگر جدا می کند ، عملا با افزایش VDS جریان محسوسی از درین نمی گذرد.

شکل زیر ساختمان داخلی این نوع MOSFET را نشان می دهد :

۱۷۳

در صورتی که گیت سورس را طوری بایاس کنیم که پتانسیل گیت از سورس مثبت تر باشد ، میدان الکترواستاتیکی گیت ، تعدادی الکترون آزاد از نواحی n+ و کریستال پایه جذب می کند و یک کانال باریک به صورت القایی بین درین و سورس بوجود می آید. این کانال ، مقاومت بین دوپایه را کاهش می دهد و موجب برقراری جریان درین می شود.
شکل زیر ایجاد کانال را پس از اعمال ولتاژ گیت سورس نشان می دهد. همان طور که ملاحظه می شود در این نوع ترانزیستور چون کانال تشکیل می شود آن را تشکیل شونده می گویند.

۱۷۴

حداقل ولتاژی را که لازم است بین گیت – سورس اعمال شود تا جریان درین برقرار گردد ، ولتاژ آستانه روشن شدن ترانزیستور می گویند و آن را (Threshold) VGS(th)  نشان می دهند. مقدار نامی این ولتاژ در حدود ۲ ولت است. هنگامی که کانال شکل گرفت ، هر قدر VGS بیشتر شود عرض کانال افزایش می یابد و مقاومت بین درین و سورس کم می شود. در این حالت جریان درین به ازای یک ولتاژ معین درین سورس افزایش می یابد. افزایش ولتاژ درین سورس ( VDS ) جریان درین را نیز افزایش می دهد. این افزایش جریان با گذشتن VDS از حد بحرانی متوقف می شود.

 

منحنی مشخصه EMOSFET با کانال N

در شکل زیر منحنی مشخصه EMOSFET با کانال N رسم شده است. همان طور که مشاهده می شود هر قدر VGS مثبت تر باشد جریان درین افزایش می یابد.

۱۷۵

علامت اختصاری EMOSFET

علامت اختصاری هر دو نوع MOSFET با کانال N و P تشکیل شئنده را در شکل زیر مشاهده می کنید. خطوط شکسته بین درین سورس بیانگر عدم وجود کانال اولیه است.

۱۷۶

MOSFET های قدرت Power MOSFET

در MOSFET های متداول مانند شکل زیر فقط لایه نازکی از کانال به صورت افقی قرار دارد. این لایه مقاومت نسبتا بالایی را بین درین و سورس ایجاد می کند. لذا این نوع MOSFET ها برای کار در قدرت های پایین مود استفاده قرار می گیرند.

۱۷۷

وقتی به گیت سورس پتانسیل مثبتی می دهیم کانال در مجاورت گیت ، بین سورس و درین شکل می گیرد.
اما MOSFET های قدرت که LD MOSFET ( Laterally Diffused MOSFET ) نام گذاری شده اند ، ساختاری با کانال عرضی متفاوت با EMOSFET دارند و از نوع بهبود یافته هستند و برای کاربرد در قدرت های بالا طراحی شده اند. شکل زیر ساختمان داخلی یک نوع از این MOSFET ها را نشان می دهد.

۱۷۸

کانال در این قطعه نسبت به EMOSFET های متداول ، کوتاه تر است و در نتیجه مقاومت کمتری ایجاد می کند. این خاصیت سبب تحمل ولتاژ بالاتر و عبور جریان بیشتر می شود.

در این نوع MOSFET ها وقتی گیت مثبت می شود ، کانال خیلی کوتاهی از نوع n در لایه p و بین دو ناحیه n+ و n نفوذ می کند و موجب برقراری جریان بین درین و سورس می شود.

 شکل ظاهری ترانزیستور های FET

در شکل زیر ساختمان ظاهری چند نمونه JFET و MOSFET را مشاهده می کنید :

۱۷۹

 

 تعدادی از تصاویر این مطلب از کتاب الکترونیک عمومی ۲ گرفته شده است

برای مطالب بیشتر در مورد دیود و کاربرد های آن  به لینک زیر مراجعه کنید:

الکترونیک عمومی ۲ (بخش سوم)

منابع استفاده شده در این مطلب

۱ – الکترونیک عمومی ۲: مهندس سید محمود صموتی

۲- فلوبد توماس ، الکترونیک فلوید

خسته نباشید. امیدوارم از این بخش خوشتون اومده باشه. بخش ترانزیستور ها به پایان رسید و در ادامه سراغ تقویت کننده های عملیاتی OPAMP خواهیم رفت. همراه ما باشید. بدرود

درباره ی Mahdiyar

۵ دیدگاه

  1. چقدر خوب و واضح و گویا… ممنون

  2. سپاس بسیار گویا

  3. با سلام این قسمت برای من که تازه میخوام الکترونیک یاد بگیرم خیلی سنگین بود اگر امکان داره این متن و تصاویرش بصورت فایلهای متحرک گیف ارائه بشه آموزش و یادگیری آنها بهتر هست. ممنونم از مطالب تون

  4. سلام
    ممنون برای متن خوبتون امیدوارم موفق باشید.
    فقط برای عنوان ترانزیستور EMOSFET نوشتین تهی شونده.

دیدگاهتان را بنویسید

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *